MENU SEARCH INDEX DETAIL JAPANESE

1/1

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-117855

(43) Date of publication of application: 27.04.2001

(51)Int.CI.

GO6F 13/14

(21)Application number: 11-292913

(71)Applicant : NEC CORP

NEC IC MICROCOMPUT SYST

LTD

(22)Date of filing:

14.10.1999

(72)Inventor: OOTSUBO MOTOHIDE

WAKABAYASHI KAZUTOSHI

MARUYAMA YUICHI

(54) BUS INTERFACE CIRCUIT GENERATING DEVICE AND RECORDING MEDIUM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a device which automatically generate a bus interface circuit while preventing registers or memories of the bus interface circuit form having the same addresses.

SOLUTION: When data of a hardware description 10 are inputted to an extraction part 101, the extraction part 101 extracts from the data whether a storage element is a memory or an FF. When the storage element is a memory, the extraction part 101 reads in the head address and size, but when an FF, the address is read in and its data are outputted to an address conflict detection part 103. The address conflict detection part 103 detects a conflict of addresses by detecting whether 1 is stored as information of the address stored in a bit data storage part 102 according to the data outputted from the extraction part 101. Then an output part 104

converts the data of the address, etc., of the storage element outputted from the address conflict detection part 103 into the hardware description language of the bus interface circuit and outputs them.

LEGAL STATUS


[Date of request for examination]

04.09.2000

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

e yo		
>.		



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-117855 (P2001-117855A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 13/14

320

G06F 13/14

320A 5B014

審査請求 有 請求項の数11 OL (全 25 頁)


(21)出願番号	特顏平11-292913	(71)出顧人	000004237 日本館気株式会社
(22)出顧日	平成11年10月14日(1999.10.14)	(71) 出顧人	東京都港区芝五丁目7番1号
		(1.7)	日本電気アイシーマイコンシステム株式会 社 神奈川県川崎市中原区小杉町1丁目403番
			53
		(72)発明者	大坪 基秀 東京都港区芝五丁目7番1号 日本電気株 式会社内
	·	(74)代理人	100108578
	·		弁理士 高橋 韶男 (外3名) 最終頁に続く

(54) 【発明の名称】 パスインタフェース回路作成装置及び記録媒体

(57) 【要約】

【課題】 バスインタフェース回路のレジスタやメモリのアドレスの重複を防止し、自動的にバスインタフェース回路を生成する装置を提供する。

【解決手段】 ハードウェア記述10のデータが抽出部101へ入力されると、抽出部101は、このデータから、記憶素子がメモリかFFであるかを抽出する。抽出部101は、メモリの場合、先頭アドレスとサイズを読み込み、FFの場合、アドレスを読み込み、このデータをアドレス競合検出部103は、抽出部101から出力されたデータに基づいて、ビットデータ記憶部102へ記憶されているアドレスの情報へ1が記憶されているか否かを検出することによって、アドレスの競合を検出する。そして、出力部104は、アドレス競合検出部103から出力された記憶素子のアドレス等のデータをバスインタフェース回路のハードウェア記述言語に変換し、出力する。



特開2001-117855

【特許請求の範囲】

【請求項1】 マスターとなる中央処理装置と前記中央処理装置に対しスレーブとなるハードウェアとの間に設けられる、記憶素子を含むパスインタフェース回路についてのバスインタフェース記述と、スレーブとなるハードウェアについてのスレーブハードウェア記述とを入力し、前記バスインタフェース回路を表現するハードウェア記述言語を出力するバスインタフェース回路作成装置において、

入力されるバスインタフェース記述から、前記記憶素子 のアドレスに関するデータを抽出する抽出部と、

前記抽出部が抽出したデータに基づいて前記記憶素子が 割り当てられたアドレスを記憶するピットデータ記憶部 と、

前記抽出部が抽出したデータと、前記ピットデータ記憶 部の記憶情報に基づき、前記記憶素子のアドレスの重複 を検出するアドレス競合検出部と、

を備えたことを特徴とするバスインタフェース回路作成 装置。

【請求項2】 マスターとなる中央処理装置と前記中央処理装置に対しスレープとなるハードウェアとの間に設けられる、記憶素子を含むパスインタフェース回路についてのバスインタフェース記述と、スレープとなるハードウェアについてのスレープハードウェア記述とを入力し、前記バスインタフェース回路を表現するハードウェア記述言語を出力するバスインタフェース回路作成装置において、

入力されるバスインタフェース記述に基づき、同一の前記記憶素子に対して割り当てられた読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを比較するRWアドレス比較部と、

前記読み出しグローバルアドレス、あるいは書き込みグローバルアドレスがビット単位で別アドレスになっているか否かを判断する判断部と、

前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが一致し、前記グローバルアドレスがピット単位で別アドレスの場合に、該グローバルアドレスが指定された際にアクティブとなるセレクト信号を出力するセレクト信号生成回路と、該グローバルアドレスを該記憶素子のローカルアドレスに変換する回路とを各アドレスに対応して生成する回路生成部と、

を備えたことを特徴とするパスインタフェース回路作成 装置。

【請求項3】 マスターとなる中央処理装置と前記中央処理装置に対しスレープとなるハードウェアとの間に設けられる、記憶素子を含むパスインタフェース回路についてのパスインタフェース記述と、スレープとなるハードウェアについてのスレーブハードウェア記述とを入力し、前記パスインタフェース回路を表現するハードウェア記述言語を出力するパスインタフェース回路作成装置

において、

入力されるバスインタフェース記述に基づき、同一の前記記憶素子に対して割り当てられた読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているかではない。

05 か否かを比較するRWアドレス比較部と、

入力されるバスインタフェース記述に基づき、前記読み 出しグローバルアドレスあるいは書き込みグローバルア ドレスがビット単位で別アドレスになっているか否かを 判断する判断部と、

- 10 前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが別アドレスであり、前記読み出しグローバルアドレスと前記書き込みグローバルアドレスとがいずれのビットにおいてもアドレスが一致している場合に、該グローバルアドレスが指定された際にアクティブ
- 15 となるセレクト信号を出力するセレクト信号生成回路 と、該グローバルアドレスを該記憶素子のローカルアド レスに変換する回路とを前記読み出しグローバルアドレ スと前記書き込みグローバルアドレス毎に生成する回路 生成部と、
- 20 を備えたことを特徴とするパスインタフェース回路作成 装置。

【請求項4】 マスターとなる中央処理装置と前記中央 処理装置に対しスレーブとなるハードウェアとの間に設 けられる、記憶素子を含むバスインタフェース回路につ いてのバスインタフェース記述と、スレーブとなるハー ドウェアについてのスレーブハードウェア記述とを入力 し、前記パスインタフェース回路を表現するハードウェ ア記述言語を出力するパスインタフェース回路作成装置 において、

30 入力されるバスインタフェース記述に基づき、前記記憶素子に対して割り当てられた読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを比較するRWアドレス比較部と、

前記読み出しグローバルアドレスあるいは書き込みグロ 35 ーバルアドレスがピット単位で別アドレスになっている か否かを判断する判断部と、

前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが別アドレスであり、前記読み出しグローバルアドレスまたは前記書き込みグローバルアドレスの 40 少なくともいずれかがピット単位で別アドレスである場

- 合に、ビット単位で別アドレスである前記いずれかのグローバルアドレスが指定された際にアクティブとなるセレクト信号を出力するセレクト信号生成回路と、該グローバルアドレスを該記憶素子のローカルアドレスに変換
- 45 する回路とを前記読み出しグローバルアドレスと前記書き込みグローバルアドレス毎に生成し、さらに、前記グローバルアドレスを該記憶素子のローカルアドレスに変換する回路を前記読み出しグローバルアドレスと前記書き込みグローバルアドレスのピット毎に生成する回路生

50 成部と、



を備えたことを特徴とするバスインタフェース回路作成 装置。

【請求項5】 前記セレクト信号のグローバルアドレス に関するデータを抽出するアドレス抽出部と、

前記アドレス抽出部が抽出したデータに基づいて、前記 読み出しグローバルアドレスと書き込みグローバルアド レスとをn進表現して、上位桁から順に比較判定して、 上位桁から連続して一致する上位桁の数を決定するアド レス判定部と、

前記アドレス判定部で決定した一致する上位桁の数に対応した前記セレクト信号の共通回路を生成する共通回路 生成部と、

を備えたことを特徴とする請求項1ないし請求項4記載 のバスインタフェース回路作成装置。

【請求項6】 マスターとなる中央処理装置と前記中央処理装置に対しスレープとなるハードウェアとの間に設けられる、記憶素子を含むバスインタフェース回路についてのバスインタフェース記述と、スレーブとなるハードウェアについてのスレーブハードウェア記述とを入力し、前記バスインタフェース回路を表現するハードウェア記述言語を出力するバスインタフェース回路作成装置において、

入力されるパスインタフェース記述から前記記憶素子に 対する先頭グローバルアドレスとアドレス範囲を抽出す る抽出部と、

前記抽出部が抽出した前記アドレス範囲の任意のアドレスを個別に指定可能な最小のアドレス線の本数 n を計算する演算部と、

前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であるか否かを検出するチェッカー部と、

前記チェッカー部の検出結果が前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であった場合に、前記グローバルアドレスの下位 n ビットを前記記憶素子のアドレス入力とし、前記グローバルアドレスの下位 n ビット以外のアドレス値を利用して、セレクト信号を出力する回路を生成する回路生成部と、

を備えたことを特徴とするバスインタフェース回路作成 装置。

【請求項7】 マスターとなる中央処理装置と前記中央処理装置に対しスレーブとなるハードウェアとの間に設けられる、記憶素子を含むバスインタフェース回路についてのバスインタフェース記述と、スレーブとなるハードウェアについてのスレーブハードウェア記述とを入力し、前記バスインタフェース回路を表現するハードウェア記述言語を出力するパスインタフェース回路作成装置において、

入力されるパスインタフェース記述から前記記憶素子の 先頭グローバルアドレスとアドレス範囲を抽出する抽出 部と、

前記抽出部が抽出した前記アドレス範囲の任意のアドレ

スを個別に指定可能な最小のアドレス線の本数nを計算する演算部と、

前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であるか否かを検出するチェッカー部と、

05 前記下位nピットの中に、1が存在する場合に、警告を 行う警告部と、

を備えたことを特徴とするバスインタフェース回路作成 装置。

前記パスインタフェース回路作成プログラムは、

入力されるバスインタフェース記述から、前記記憶素子20 のアドレスに関するデータを抽出する抽出ステップと、前記抽出ステップによって抽出したデータに基づいて前記記憶素子が割り当てられたアドレスを記憶するビットデータ記憶ステップと、

前記抽出ステップによって抽出したデータと、前記ビッ 25 トデータ記憶ステップによって記憶した情報に基づき、 前記記憶素子のアドレスの重複を検出するアドレス競合 検出ステップと、

をコンピュータに実行させるバスインタフェース回路作成プログラムであることを特徴とする記録媒体。

30 【請求項9】 マスターとなる中央処理装置と前記中央 処理装置に対しスレープとなるハードウェアとの間に設 けられる、記憶素子を含むバスインタフェース回路につ いてのバスインタフェース記述を入力し、所定のハード ウェア記述言語を出力するバスインタフェース回路作成 35 プログラムを記録したコンピュータ読み取り可能な記録 媒体において、

前記パスインタフェース回路作成プログラムは、

入力されるバスインタフェース記述に基づき、同一の前記記憶素子に対し前記中央処理装置が指示する読み出し 40 グローバルアドレスと書き込みグローバルアドレスが一致しているか否かを比較するRWアドレス比較ステップ

入力されるバスインタフェース記述に基づき、前記グローバルアドレスがピット単位で別アドレスになっている45 か否かを判断する判断ステップと、

前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが一致し、前記グローバルアドレスがビット単位で別アドレスの場合に、該グローバルアドレスが指定された際にセレクト信号を生成し、必要に応じて更

50 に該グローバルアドレスを該記憶素子のローカルアドレ

特開2001-117855

スに変換する回路を各アドレス毎に生成する回路生成ス テップと、

前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが別アドレスであり、前記読み出しグローバルアドレスと前記書き込みグローバルアドレスとがいずれのピットにおいてもアドレスが一致している場合に、該グローバルアドレスが指定された際にアクティブとなるセレクト信号を出力するセレクト信号生成回路と、該グローバルアドレスを該記憶素子のローカルアドレスに変換する回路とを前記読み出しグローバルアドレスと前記書き込みグローバルアドレス毎に生成する回路生成ステップと、

前記読み出しグローバルアドレスと前記書き込みグローバルアドレスが別アドレスであり、前記読み出しグローバルアドレスまたは前記書き込みグローバルアドレスの少なくともいずれかがピット単位で別アドレスである前記いずれかのの分では、ピット単位で別アドレスである前記いずれかののでは、ピット単位で別アドレスである前記いずれかののでは、アクティブとなるローバルアドレスを該記憶素子のローカルアドレスと前記書き込みグローバルアドレス毎に生成し、さらに、前記グローバルアドレスを該記憶素子のローカルアドレスに設する回路を前記読み出しグローバルアドレスに前記が強する回路を前記読み出しグローバルアドレスと前記を換する回路を前記読み出しグローバルアドレスに記書き込みグローバルアドレスのピット毎に生成する回路生成ステップと、

をコンピュータに実行させるバスインタフェース回路作成プログラムであることを特徴とする記録媒体。

【請求項10】 前記生成されたセレクト信号のグローバルアドレスに関するデータを抽出するアドレス抽出ステップと、

前記アドレス抽出ステップが抽出したデータに基づいて、前記グローバルアドレスが一致するか否かを該グローバルアドレスの上位から順に判定するアドレス判定ステップと、

前記アドレス判定ステップの判定結果が一致する場合 に、前記セレクト信号の共通回路を生成する共通回路生 成ステップと、

を備えたことを特徴とする請求項9記載のバスインタフェース回路作成プログラムを記録した記録媒体。

【請求項11】 マスターとなる中央処理装置と前記中央処理装置に対しスレープとなるハードウェアとの間に設けられ、記憶素子を含むパスインタフェース記述を入力し、所定のハードウェア記述言語を出力するパスインタフェース回路作成プログラムを記録したコンピュータ読み取り可能な記録媒体において、

前記パスインタフェース回路作成プログラムは、

入力されるパスインタフェース記述から前記記憶素子に 対する先頭グローバルアドレスとアドレス範囲を抽出す る抽出ステップと、 前記抽出ステップにおいて抽出したアドレス範囲に基づき、前記アドレス範囲を指定可能な最小のアドレス線の本数nを計算する演算ステップと、

前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であるか否かを検出するチェックステップと、

前記チェックステップの検出結果が前記記憶素子の先頭アドレスの下位 n ピットがすべて 0 であった場合に、前記グローバルアドレスの下位 n ピットを前記記憶素子のアドレス入力とし、前記グローバルアドレスの下位 n ピット以外のアドレス値を利用して、セレクト信号を出力する回路を生成する回路生成ステップと、

前記チェックステップの検出結果が前記メモリの先頭アドレスの下位 n ビット中に、1 が存在する場合に、警告を行う警告ステップと、

15 をコンピュータに実行させるバスインタフェース回路作成プログラムであることを特徴とする記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マスターとなる中20 央処理装置と該中央処理装置に対しスレーブとなるハードウェアとの間に設けられる、バスインタフェース回路を作成するバスインタフェース回路作成装置に関するものである。

[0002]

25 【従来の技術】従来、図25に示すようなマスターとなる中央処理装置(以下、CPUと称する)400とスレープとなるハードウェア(以下、HWと称する)1または、HW2との間のバスインタフェース回路を設計する際には、CPUからレジスタやメモリに対し読み書きを30行うアドレス(以下、グローバルアドレスと称する)

を、図26に示すテキスト形式410や表形式411で整理していた。そして、このテキスト形式410や表形式411に基づき、設計者がバスインタフェース回路をハードウェア記述言語等で記述していた。なお、バスイ

35 ンタフェース回路は、マスターとなるCPUとスレープとなるハードウェアとの間に設けるメモリやレジスタ等の記憶素子に対応して設けられたアドレスデコーダ全体から成っており、アドレスデコーダは、各記憶素子に対応して設けられるEnable信号生成回路とアドレス 変換回路とから成っている。

[0003]

【発明が解決しようとする課題】しかしながら、従来は、アドレスをテキスト形式や表形式で整理していたために、新たにレジスタやメモリ等を追加する場合や、記述したレジスタのアドレスの変更、メモリの先頭アドレスやメモリサイズすなわちアドレス範囲の変更が発生した場合には、その度にアドレスもしくはアドレス範囲を全て見直し、レジスタ、メモリ等に重複する部分があるか否かを確認し、修正しなければならなかった。

50 【0004】このようなアドレス等の変更は、CPUに



搭載するソフトウェアの設計者の判断によって、何度も行われる場合があり、その度にアドレスの重複をチェックすることは煩雑でミスの発生する可能性もあり、ハードウェア設計者にとって負担となっていた。

【0005】さらに、CPUから読み書きされるレジスタやメモリは、読み出しアドレスと書き込みアドレスが異なる場合や、データを、ピット単位で別のアドレスに割り当てる場合などもあった。このような複雑なアドレス指定がなされている場合においては特に、記述ミスが起こりやすく、また、記述作業もより煩雑となってしまう場合があった。従って、バスインタフェース回路のレジスタやメモリのアドレスの重複を防止でき、また、複雑なアドレスの指定を取り扱うことが可能であり、アドレスマップ図等から自動的にバスインタフェース回路記述を生成するツールが必要であった。

【0006】本発明はこのような事情に鑑みてなされたもので、その目的は、バスインタフェース回路のレジスタやメモリのアドレスの重複を防止し、ディスプレイ等の画面上で、視覚的にアドレスの配置状況を容易に把握できるバスインタフェース回路作成装置を提供することにある。また、本発明の他の目的は、複雑なアドレス指定がなされている場合においても、簡略化したバスインタフェース回路作成装置を提供することにある。また、本発明の他の目的は、アドレスの重複や、面積的に好ましくないハードウェアが生成されることをユーザへ警告できるバスインタフェース回路作成装置を提供することにある。【0007】

【課題を解決するための手段】上記目的を達成するため に、本発明のうち請求項1に記載の発明は、マスターと なる中央処理装置と前記中央処理装置に対しスレープと なるハードウェアとの間に設けられる、記憶素子(例え ば、実施の形態におけるレジスタまたはメモリまたはフ リップフロップ)を含むバスインタフェース回路につい てのパスインタフェース記述すなわちCPU側のパスイ ンタフェースから見た記憶素子についての記述と、スレ ープとなるハードウェアについてのスレーブハードウェ ア記述すなわちスレーブハードウェアから見た記憶素子 についての記述とを入力し、前記パスインタフェース回 路を表現するハードウェア記述言語を出力するパスイン タフェース回路作成装置において、入力されるパスイン タフェース記述(例えば、実施の形態におけるハードウ ェア記述10)から、前記記憶素子のアドレスに関する、 データ(例えば、実施の形態における先頭アドレス、メ モリのサイズ、記憶素子の名称等) を抽出する抽出部 と、前記抽出部が抽出したデータに基づいて前記記憶素 子が割り当てられたアドレスを記憶するピットデータ記 憶部と、前記抽出部が抽出したデータと、前記ピットデ ータ記憶部の記憶情報に基づき、前記記憶素子のアドレ スの重複を検出するアドレス競合検出部とを備えたこと

を特徴とする。 【0008】請求項2に記載の発明は、マスターとなる 中央処理装置と前記中央処理装置に対しスレーブとなる ハードウェアとの間に設けられる、記憶素子を含むバス 05 インタフェース回路についてのバスインタフェース記述 と、スレーブとなるハードウェアについてのスレーブハ ードウェア記述とを入力し、前記バスインタフェース回 路を表現するハードウェア記述言語を出力するバスイン タフェース回路作成装置において、入力されるバスイン 10 タフェース記述に基づき、同一の前記記憶素子に対して 割り当てられた読み出しグローバルアドレスと書き込み グローバルアドレスが一致しているか否かを比較するR Wアドレス比較部と、前記読み出しグローバルアドレ ス、あるいは書き込みグローバルアドレスがビット単位 で別アドレスになっているか否かを判断する判断部と、 前記読み出しグローバルアドレスと前記書き込みグロー バルアドレスが一致し、前記グローバルアドレスがビッ ト単位で別アドレスの場合に、該グローバルアドレスが 指定された際にアクティブとなるセレクト信号(例え ば、実施の形態におけるEnable信号生成回路とR 20 /Wバー信号によってCS端子、OE端子、WE端子を 選択する信号)を出力するセレクト信号生成回路と、該 グローバルアドレスを該記憶素子のローカルアドレスに 変換する回路(例えば、実施の形態におけるアドレス変 25 換回路A1)とを各アドレスに対応して生成する回路生 成部と、を備えたことを特徴とする。 【0009】請求項3記載の発明は、マスターとなる中 央処理装置と前記中央処理装置に対しスレープとなるハ ードウェアとの間に設けられる、記憶素子を含むバスイ 30 ンタフェース回路についてのバスインタフェース記述 . と、スレープとなるハードウェアについてのスレーブハ ードウェア記述とを入力し、前記バスインタフェース回 路を表現するハードウェア記述言語を出力するバスイン タフェース回路作成装置において、入力されるバスイン 35 タフェース記述に基づき、同一の前記記憶素子に対して 割り当てられた読み出しグローバルアドレスと書き込み グローバルアドレスが一致しているか否かを比較するR Wアドレス比較部と、入力されるパスインタフェース記 述に基づき、前記読み出しグローバルアドレスあるいは 40 書き込みグローバルアドレスがピット単位で別アドレス になっているか否かを判断する判断部と、前記読み出し グローバルアドレスと前記書き込みグローバルアドレス が別アドレスであり、前記読み出しグローバルアドレス と前記書き込みグローバルアドレスとがいずれのビット 45 においてもアドレスが一致している場合に、該グローバ ルアドレスが指定された際にアクティブとなるセレクト 信号を出力するセレクト信号生成回路と、該グローバル アドレスを該記憶素子のローカルアドレスに変換する回 路とを前記読み出しグローバルアドレスと前記書き込み

50 グローバルアドレス毎に生成する回路生成部とを備えた

特開2001-117855

ことを特徴とする。

【0010】請求項4記載の発明は、マスターとなる中 央処理装置と前記中央処理装置に対しスレーブとなるハ ードウェアとの間に設けられる、記憶素子を含むバスイ ンタフェース回路についてのバスインタフェース記述 と、スレーブとなるハードウェアについてのスレーブハ ードウェア記述とを入力し、前記パスインタフェース回 路を表現するハードウェア記述言語を出力するバスイン タフェース回路作成装置において、入力されるパスイン タフェース記述に基づき、前記記憶素子に対して割り当 てられた読み出しグローバルアドレスと書き込みグロー バルアドレスが一致しているか否かを比較するRWアド レス比較部と、前記読み出しグローバルアドレスあるい は書き込みグローバルアドレスがピット単位で別アドレ スになっているか否かを判断する判断部と、前記読み出 しグローバルアドレスと前記書き込みグローバルアドレ スが別アドレスであり、前記読み出しグローバルアドレ スまたは前記書き込みグローバルアドレスの少なくとも いずれかがピット単位で別アドレスである場合に、ピッ ト単位で別アドレスである前記いずれかのグローバルア ドレスが指定された際にアクティブとなるセレクト信号 を出力するセレクト信号生成回路と、該グローパルアド レスを該記憶素子のローカルアドレスに変換する回路と を前記読み出しグローバルアドレスと前記書き込みグロ ーバルアドレス毎に生成し、さらに、前記グローバルア ドレスを該記憶素子のローカルアドレスに変換する回路 を前記読み出しグローバルアドレスと前記書き込みグロ ーバルアドレスのビット毎に生成する回路生成部とを備 えたことを特徴とする。

【0011】請求項5記載の発明は、請求項1ないし請求項4記載のバスインタフェース回路作成装置において、前記セレクト信号のグローバルアドレスに関するデータを抽出するアドレス抽出部と、前記アドレス抽出部が抽出したデータに基づいて、前記読み出しグローバルアドレスと書き込みグローバルアドレスとをn進表現して、上位桁から順に比較判定して、上位桁から連続して、上位桁から順に比較判定して、上位桁から連続して一致する上位桁の数を決定するアドレス判定部で決定した一致する上位桁の数に対応した前記セレクト信号の共通回路(例えば、実施の形態におけるEnable信号生成回路H11)を生成する共通回路生成部とを備えたことを特徴とする。

【0012】請求項6記載の発明は、マスターとなる中央処理装置と前記中央処理装置に対しスレーブとなるハードウェアとの間に設けられる、記憶素子を含むパスインタフェース回路についてのパスインタフェース記述と、スレーブとなるハードウェアについてのスレーブハードウェア記述とを入力し、前記パスインタフェース回路を表現するハードウェア記述言語を出力するパスインタフェース回路作成装置において、入力されるパスインタフェース記述から前記記憶素子に対する先頭グローバ

ルアドレスとアドレス範囲を抽出する抽出部と、前記抽出部が抽出した前記アドレス範囲の任意のアドレスを個別に指定可能な最小のアドレス線の本数 n を計算する演算部と、前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であるか否かを検出するチェッカー部と、前記チェッカー部の検出結果が前記記憶素子の先頭アドレスの下位 n ビットがすべて 0 であった場合に、前記グローバルアドレスの下位 n ビットを前記記憶素子のアドレス入力とし、前記グローバルアドレスの下位 n ビット以外のアドレス値を利用して、セレクト信号を出力する回路を生成する回路生成部とを備えたことを特徴とする。

【0013】請求項7記載の発明は、マスターとなる中 央処理装置と前記中央処理装置に対しスレープとなるハ ードウェアとの間に設けられる、記憶素子を含むバスイ 15 ンタフェース回路についてのパスインタフェース記述 と、スレープとなるハードウェアについてのスレープハ ードウェア記述とを入力し、前記パスインタフェース回 路を表現するハードウェア記述言語を出力するバスイン タフェース回路作成装置において、入力されるパスイン 20 タフェース記述から前記記憶素子の先頭グローバルアド レスとアドレス範囲を抽出する抽出部と、前記抽出部が 抽出した前記アドレス範囲の任意のアドレスを個別に指 定可能な最小のアドレス線の本数nを計算する演算部 と、前記記憶素子の先頭アドレスの下位nビットがすべ 25 て0であるか否かを検出するチェッカー部と、前記下位 nピットの中に、1が存在する場合に、警告を行う警告 部とを備えたことを特徴とする。

【0014】請求項8記載の発明は、マスターとなる中 央処理装置と前記中央処理装置に対しスレーブとなるハ 30 ードウェアとの間に設けられる、記憶素子を含むバスイ ンタフェース回路についてのバスインタフェース記述 と、スレーブとなるハードウェアについてのスレーブハ ードウェア記述とを入力し、前記パスインタフェース回 路を表現するハードウェア記述言語を出力するためのバ 35 スインタフェース回路作成プログラムを記録したコンピ ュータ読み取り可能な記録媒体において、前記パスイン タフェース回路作成プログラムは、入力されるバスイン タフェース記述から、前記記憶素子のアドレスに関する データを抽出する抽出ステップと、前記抽出ステップに よって抽出したデータに基づいて前記記憶素子が割り当 40 てられたアドレスを記憶するピットデータ記憶ステップ と、前記抽出ステップによって抽出したデータと、前記 ビットデータ記憶ステップによって記憶した情報に基づ き、前記記憶素子のアドレスの重複を検出するアドレス 45 競合検出ステップとをコンピュータに実行させるバスイ ンタフェース回路作成プログラムであることを特徴とす る。

【0015】請求項9記載の発明は、マスターとなる中央処理装置と前記中央処理装置に対しスレーブとなるハードウェアとの間に設けられる、記憶素子を含むバスイ

ンタフェース回路についてのバスインタフェース記述を 入力し、所定のハードウェア記述言語を出力するバスイ ンタフェース回路作成プログラムを記録したコンピュー 夕読み取り可能な記録媒体において、前記パスインタフ ェース回路作成プログラムは、入力されるバスインタフ ェース記述に基づき、同一の前記記憶素子に対し前記中 央処理装置が指示する読み出しグローバルアドレスと書 き込みグローバルアドレスが一致しているか否かを比較 するRWアドレス比較ステップと、入力されるパスイン タフェース記述に基づき、前記グローバルアドレスがビ ット単位で別アドレスになっているか否かを判断する判 断ステップと、前記読み出しグローバルアドレスと前記 書き込みグローバルアドレスが一致し、前記グローバル アドレスがピット単位で別アドレスの場合に、該グロー バルアドレスが指定された際にセレクト信号を生成し、 必要に応じて更に該グローバルアドレスを該記憶素子の ローカルアドレスに変換する回路を各アドレス毎に生成 する回路生成ステップと、前記読み出しグローバルアド レスと前記書き込みグローバルアドレスが別アドレスで あり、前記読み出しグローバルアドレスと前記書き込み グローバルアドレスとがいずれのピットにおいてもアド レスが一致している場合に、該グローバルアドレスが指 定された際にアクティブとなるセレクト信号を出力する セレクト信号生成回路と、該グローバルアドレスを該記 憶素子のローカルアドレスに変換する回路とを前記読み 出しグローバルアドレスと前記書き込みグローバルアド レス毎に生成する回路生成ステップと、前記読み出しグ ローバルアドレスと前記書き込みグローバルアドレスが 別アドレスであり、前記読み出しグローバルアドレスま たは前記書き込みグローバルアドレスの少なくともいず れかがビット単位で別アドレスである場合に、ビット単 位で別アドレスである前記いずれかのグローバルアドレ スが指定された際に、アクティブとなるセレクト信号を 出力するセレクト信号生成回路と、該グローバルアドレ スを該記憶素子のローカルアドレスに変換する回路とを 前記読み出しグローバルアドレスと前記書き込みグロー バルアドレス毎に生成し、さらに、前記グローバルアド レスを該記憶素子のローカルアドレスに変換する回路を 前記読み出しグローバルアドレスと前記書き込みグロー パルアドレスのビット毎に生成する回路生成ステップと をコンピュータに実行させるパスインタフェース回路作 成プログラムであることを特徴とする。

【0016】請求項10記載の発明は、請求項9記載のパスインタフェース回路作成プログラムを記録した記録媒体において、前記生成されたセレクト信号のグローバルアドレスに関するデータを抽出するアドレス抽出ステップと、前記アドレス抽出ステップが抽出したデータに基づいて、前記グローバルアドレスが一致するか否かを該グローバルアドレスの上位から順に判定するアドレス判定ステップと、前記アドレス判定ステップと、前記アドレス判定ステップの判定結果

が一致する場合に、前記セレクト信号の共通回路を生成 する共通回路生成ステップとを備えたことを特徴とす る。

【0.017】請求項11記載の発明は、マスターとなる

中央処理装置と前記中央処理装置に対しスレーブとなる ハードウェアとの間に設けられ、記憶素子を含むバスイ ンタフェース記述を入力し、所定のハードウェア記述言 語を出力するバスインタフェース回路作成プログラムを 記録したコンピュータ読み取り可能な記録媒体におい て、前記パスインタフェース回路作成プログラムは、入 力されるバスインタフェース記述から前記記憶素子に対 する先頭グローバルアドレスとアドレス範囲を抽出する 抽出ステップと、前記抽出ステップにおいて抽出したア ドレス範囲に基づき、前記アドレス範囲を指定可能な最 15 小のアドレス線の本数nを計算する演算ステップと、前 記記憶素子の先頭アドレスの下位 n ピットがすべて 0 で あるか否かを検出するチェックステップと、前記チェッ クステップの検出結果が前記記憶素子の先頭アドレスの 下位 n ビットがすべて 0 であった場合に、前記グローバ 20 ルアドレスの下位 n ビットを前記記憶素子のアドレス入・ カとし、前記グローバルアドレスの下位nビット以外の アドレス値を利用して、セレクト信号を出力する回路を 生成する回路生成ステップと、前記チェックステップの 検出結果が前記メモリの先頭アドレスの下位nビット中 25 に、1が存在する場合に、警告を行う警告ステップとを コンピュータに実行させるバスインタフェース回路作成 プログラムであることを特徴とする。

[0018]

【発明の実施の形態】以下、本発明の一実施形態による 30 バスインターフェース回路作成装置について図面を参照して説明する。図1は、本発明によるバスインタフェース回路作成装置100を適用したシステムの概略プロック図である。本実施例では、記憶素子として、メモリおよびレジスタを用いて説明する。このレジスタとして、 35 特にフリップフロップ(以下、FFと称する)を用いて説明する。

【0019】101は、外部から入力されるバスインタフェース記述およびスレーブハードウェア記述10から、記憶素子のアドレスに関する情報の抽出を行う抽出40 部である。ここで、バスインタフェース記述とは、CPU側のバスインタフェースからみた記憶素子の記述であり、また、スレーブハードウェア記述とは、スレーブ側のハードウェアからみた記憶素子の記述である。この抽出部101は、バスインタフェース記述およびスレーブ45 ハードウェア記述10のデータから、記憶素子の種別、名称、先頭アドレス、アドレスバスピット幅、データバスピット幅、メモリのサイズ、FFのアドレス値を抽出し、アドレス競合検出部103への出力するとともに、この抽出したデータに基づいて、ディスプレイ等の画面50 上に出力する。

【0020】次に、バスインターフェースに関するデータであるバスインタフェース記述およびスレーブハードウェア記述10の一例として、スレーブハードウェア記述のみが記述されている場合について、図2を用いて説明する。この図において、宣言文の第1行目(図2

(1))では、ビット幅が8ビットであり、1024バイトの大きさであり、memory1という名称で、種別がメモリである記憶素子が定義されている。宣言文の第2行目(図2(2))では、ビット幅が8であり、2048バイトの大きさであり、memory2という名称で、種別がメモリである記憶素子が定義されている。また、宣言文の第3行目(図2(3))では、ビット幅が8であり、FF1という名称で、種別がレジスタである記憶素子が定義されている。このようなスレーブハードウェア記述において、抽出部101により、画面に表示された場合の一例を図3に示す。この場合、memory1、memory2、FF1の各先頭アドレスが指定されていないので0x0000番地に配置され、表示される。

【0021】つぎに、パスインタフェース記述およびス レーブハードウェア記述10中に、バスインタフェース 記述のみが記述されている場合について図4および図5 を用いて説明する。図4の宣言文の第1行目(図4 (4)) では、ビット幅が8で、先頭アドレスが0×1 000番地で、1024バイトの大きさでmemory 1という名称で、種別がメモリである記憶素子を定義し ている。また第2行目(図4(5))においても同様 に、ビット幅が8で先頭アドレスが0x1500番地 で、2048バイトの大きさで、memory2という 名称で、種別がメモリである記憶素子を定義している。 そして、第3行目(図4(6))では、ビット幅が8 で、FF1という名称で、アドレスが0x1410番地 で、種別がレジスタである記憶素子を定義している。こ のようなハードウェア記述の宣言がされた場合における 抽出部101が出力する画面表示の一例を図5に示す。 この図では、memory1、memory2、FF1 が、それぞれ宣言された先頭アドレスに配置され、各ア ドレスが割り当てられている状態が視覚的に容易に確認 できる。

【0022】また、マウス操作などによって、図5のような画面表示上に、追加のデータ入力を行ってもよい。たとえば、名称がmemory3であり、ピット幅が8で、大きさが1024パイトで、種別がメモリである記憶素子を作成し、このmemory3をマウス操作によって先頭アドレスが0x1800番地へ移動させた場合は、図6のように表示される。このように追加された記憶素子のデータも、抽出部101に保持される。

【0023】ビットデータ記憶部102は、図7に示すように、メモリ領域の各アドレスに対しメモリ、FF等の記憶素子が割り当てられていない場合は0を記憶し、

記憶素子が割り当てられている場合は1を記憶する。また、ビットデータ記憶部102は、アドレス上に割り当てられた記憶素子の名称を記憶するものとしてもよい。なお、ビットデータ記憶部102における記憶方法としては、アドレスの使用状況を記憶できるデータ構造であればよく、例えば、使用中のアドレス範囲を二分木で表現してもよい。

【0024】アドレス競合検出部103は、新たに割り 当てられる記憶素子のアドレスが、既に割り当てられて 10 いる記憶素子のアドレスと重複しているか否かを検出す る。すなわち、新たに配置される記憶素子のアドレスに 対応するビットデータ記憶部102のアドレス上にIが 記憶されているか否かを検出する。そして、ビットデー 夕記憶部102のアドレス上に0が記憶されている場合 15 に、記憶素子の割り当てを行い、ピットデータ記憶部1 02の対応するアドレス上のデータ0を1へ更新し、新 たに配置された記憶素子および抽出部101から受け取 った記憶素子の種別、名称、先頭アドレス、アドレスビ ット幅、データバスピット幅、メモリサイズのデータを 20 出力部104へ出力する。一方、ピットデータ記憶部1 02に1が記憶されている場合には、アドレス競合検出 部103は、他の記憶素子のアドレスと重複しているこ とを検出し、ユーザへ警告を行う。ユーザへの警告方法 としては、新たに割り当てられた記憶素子のアドレス範 25 囲の表示色を変えてもよいし、表示位置をずらしてもよ。 い。また、そのときに同時に警告音を鳴らしてもよい。 なお、ユーザへの警告だけで出力部104へのデータ出 力を行わなくてもよいし、行ってもよい。また、このデ ータ出力を行うかどうかをユーザに選択させてもよい。 【0025】出力部104は、アドレス競合検出部10 30 3から出力された記憶素子のアドレス等のデータをパス インタフェース回路のハードウェア記述言語もしくは回 路図もしくはシンボル接続図に変換し、出力する。

【0026】次に、上述の構成によるバスインタフェー35 ス回路作成装置の動作について図8のフローチャートを用いて説明する。ここでは、バスインタフェース記述及びスレーブハードウェア記述10のデータが図4に示す宣言文である場合について説明する。また、ビットデータ記憶部の初期値はすべて0である。まず、バスインタフェース記述データ(4)が抽出部101へ入力されると、抽出部101は、データ(4)から、記憶素子がメモリかFFであるかを抽出する(ステップS100)。この場合、種別がメモリと定義されているので、抽出部101は、先頭アドレスを読み込み(ステップS101)、次いで、メモリのサイズを読み込み(ステップS101)、次いで、メモリのサイズを読み込み(ステップS101)、次いで、メモリのサイズを読み込み(ステップS102)、そして、読み込んだデータをアドレス競合検出部103へ出力する。

【0027】アドレス競合検出部103は、抽出部10 1から出力されたデータに基づいて、アドレスが競合し 50 ているか否かを検出する。すなわち、抽出部101から

出力されたアドレスおよびメモリのサイズに対し、ピットデータ記憶部 102 に格納されているアドレス情報において、1 が記憶されているか否かを検出する(ステップS 103)。この場合、ピットデータ記憶部 102のアドレス 0x13 ff番地までの1024 バイト分は、全て0 であるため、このアドレス 0x13 ff番地までの1024 バイト分は、全て0 であるため、このアドレス 0x13 ff番地の記憶を1 へ更新する(ステップS 104)。そして、アドレス競合検出部 103 は、この記憶素子の名称と、アドレスに関するデータを出力部 104 へ出力する。

【0028】そして、出力部104は、アドレス競合検出部103から出力された記憶素子のアドレス等のデータをバスインタフェース回路のハードウェア記述言語もしくは回路図もしくはシンボル接続図に変換し、出力する(ステップS105)。

【0029】次に、データ(5)が抽出部101へ入力されると、抽出部101は、データ(5)から、記憶素子がメモリかFFであるかを抽出する(ステップS100)。この場合、種別がメモリと定義されているので、抽出部101は、先頭アドレスを読み込み(ステップS101)、次いで、メモリのサイズを読み込み(ステップS102)、そして、読み込んだデータをアドレス競合検出部103へ出力する。

【0030】アドレス競合検出部103は、抽出部101から出力されたデータに基づいて、アドレスが競合しているか否かを検出する。すなわち、抽出部101から出力されたアドレスおよびメモリのサイズに対し、ビットデータ記憶部102に格納されているアドレス情報において1が記憶されているか否かを検出する(ステップ S103)。この場合、ビットデータ記憶部102のアドレス0x1500番地からアドレス0x1500番地までの2048バイト分は、全て0であるため、アドレス競合検出部103は、このアドレス0x1500番地からアドレス0x1cff番地の記憶を1へ更新する(ステップS104)。そして、アドレス競合検出部103は、この記憶素子の名称と、アドレスに関するデータを出力部104へ出力する。

【0031】そして、出力部104は、アドレス競合検出部103から出力された記憶素子のアドレス等のデータをバスインタフェース回路のハードウェア記述言語もしくは回路図もしくはシンボル接続図に変換し、出力する(ステップS105)。

【0032】次に、データ(6)が抽出部101へ入力されると、抽出部101は、データ(6)から、記憶素子がメモリかレジスタであるかを抽出する(ステップS100)。この場合、種別がレジスタと定義されているので、抽出部101は、アドレスを読み込み(ステップS106)、読み込んだデータをアドレス競合検出部103へ出力する。

【0033】アドレス競合検出部103は、抽出部101から出力されたデータに基づいて、アドレスが競合しているか否かを検出する。すなわち、抽出部101から出力されたアドレスに対し、ビットデータ記憶部102に格納されているアドレス情報において1が記憶されているか否かを検出する(ステップS107)。この場合、ビットデータ記憶部102のアドレス0x1410番地は0であるため、アドレス競合検出部103は、このアドレス0x1410番地の記憶を1へ更新する(スプップS104)。そして、アドレス競合検出部103は、この記憶素子の名称と、アドレスに関するデータを出力部104へ出力する。

【0034】そして、出力部104は、アドレス競合検出部103から出力された記憶素子のアドレス等のデー タをバスインタフェース回路のハードウェア記述言語もしくは回路図もしくはシンボル接続図に変換し、出力する(ステップS105)。なお、上述の動作は、ハードウェア記述10に記述されている各データ毎に繰り返し行ってもよいし、データをまとめて読み込んで順次処理 した後に、まとめて出力してもよい。

【0035】上述の動作によって出力される回路図は、 例えば図9のようなものである。バス110は、マスタ ーとなるCPUに対し接続されており、memory 1、memory2およびFF1の下側に配置されてい 25 る端子はスレーブハードウェアに接続されている。そし て、memory1 (図中では符号 (A)、以下符号 (A)と称す)、memory2(符号(B))、FF 1 (符号(C))が、それぞれ上述の動作によって出力 されたバスインタフェース回路を介してバス110へ接 30 続されている。以下、接続関係をより詳細に説明する。 【0036】まず、memory1 (符号 (A)) のA (アドレス) 端子は、パス110のaddr (アドレ ス) 端子から出力されるアドレス0 x 1 0 0 0 番地~0 x 1 3 f f 番地を、0 x 0 0 0 ~ 0 x 3 f f へ変換する 35 アドレス変換回路A1の出力端子に接続される。また、 memoryl(符号(A))のCS(チップセレク ト)端子は、バス110から出力されるアドレスが0x 1000番地~0x13ff番地の場合にアクティブ信 号"1"を出力するEnable信号生成回路A2の出 40 力端子に接続される。そして、バス110のR/Wバー 端子とdata(データ)端子は、それぞれmemor y 1 (符号(A)) の R / Wバー端子と、 D (データ) 端子に接続される。ここで、Wパーとはライト信号Wの 反転信号を示すものであり、図中ではWの上に線を引い 45 たもので示している。

【0037】次に、memory2(符号(B))のアドレス端子は、パス110のaddr(アドレス)端子から出力されるアドレス0x1500番地~0x1cff番地を0x000~0x7ffへ変換するアドレス変 換回路B1の出力端子に接続される。また、memor

y 2 (符号(B))のCS(チップセレクト)端子は、バス110から出力されるアドレスが 0×1500 番地 $\sim 0 \times 1cff$ 番地の場合にアクティブ信号"1"を出力するEnable信号生成回路B2の出力端子に接続される。そして、バス110のR/Wバー端子とdata(データ)端子は、それぞれmemory2(符号(B))のR/Wバー端子と、D(データ)端子に接続される。

【0038】また、FF1 (符号(C))のCS(チップセレクト)端子は、バス110のaddr(アドレス)端子から出力されるアドレスが 0×1410 番地の場合にアクティブ信号"1"を出力する $E \cap able$ 信号生成回路C1の出力端子に接続される。そして、バス110のR/Wバー端子とdata(データ)端子は、それぞれFF1(符号(C))のR/Wバー端子と、D(データ)端子に接続される。

【0039】次に、memory1、memory2、FF1がOE(アウトプットイネーブル)端子とWE(ライトイネーブル)端子を有する記憶素子の場合に、出力部104によって出力されるシンボル接続図を図10に示す。この図において、バス110は、マスターとなるCPUに対し接続されている。そして、memory1(符号(D))、memory2(符号(E))、FF1(符号(F))が、バスインタフェース回路を介してバス110へ接続されている。

【0040】まず、memory1 (符号(D))のA (アドレス) 端子は、バス110のaddr (アドレ ス) 端子から出力されるアドレス0x1000番地~0 x 1 3 f f 番地を、0 x 0 0 0 ~ 0 x 3 f f へ変換する アドレス変換回路D1の出力端子に接続される。また、 バス110のaddr (アドレス) 端子には、バス11 0から出力されるアドレスが0x1000番地~0x1 3 f f 番地の場合にアクティブ信号"1"を出力するE nable信号生成回路D2へ接続される。そして、前 述のEnable信号生成回路の出力信号は、バス11 0から出力されるR/Wバー信号が、"1"すなわち読 み出しの場合には、memory1 (符号(D))のO E (アウトプットイネーブル) 端子に入力され、R/W バー信号が"0"すなわち書き込みの場合には、mem ory1 (符号(D)) のWE(ライトイネーブル)端子 に入力される。さらに、パス110のdata(デー タ) 端子は、memory 1 (符号(D)) のD(デー 夕) 端子に接続される。

【0041】次に、memory2(符号(E))のA (アドレス)端子は、バス110のaddr(アドレス)端子から出力されるアドレス0x1500番地 ~0 x1cff 番地を、 $0x000\sim0x7ff$ へ変換するアドレス変換回路E1の出力端子に接続される。また、バス110のaddr(アドレス)端子には、バス110から出力されるアドレスが0x1500番地 $\sim0x1$

c f f 番地の場合にアクティブ信号 "1"を出力するE n a b l e 信号生成回路 E 2 へ接続される。そして、前述のE n a b l e 信号生成回路の出力信号は、バス11 0 から出力されるR/Wバー信号が、"1"すなわち読の5 み出しの場合には、memory 2 (符号(E))のOE(アウトプットイネーブル)端子に入力され、R/Wバー信号が"0"すなわち書き込みの場合には、、memory 2 (符号(E))のWE(ライトイネーブル)端子に入力される。さらに、バス110のdata(データ)端子は、memory 2 (符号(E))のD(データ)端子に接続される。

【0042】次に、FF1 (符号(F))について説明する。バス110のaddr(アドレス)端子には、バス110から出力されるアドレスが0x1410番地の15 場合にアクティブ信号"1"を出力するEnable信号生成回路F1へ接続される。そして、前述のEnable信号生成回路の出力信号は、バス110から出力されるR/Wバー信号が"1"すなわち読み出しの場合には、FF1(符号(F))のOE(アウトプットイネーブル)端子に入力され、R/Wバー信号が"0"、すなわち書き込みの場合には、FF1(符号(F))のWE(ライトイネーブル)端子に入力される。さらに、バス110のdata(データ)端子は、FF1(符号

(F)) のD(データ)端子に接続される。以上のよう

25 に、スレーブハードウェア記述として入力されたデータ に応じて、バスインタフェース回路が生成される。 【0043】次に、パスインタフェース記述およびスレ ープハードウェア記述10が、マウス操作等によって、 図5のような画面表示上にデータ入力された場合につい 30 て説明する。名称がmemory3であり、種別がメモ リであり、先頭アドレスが0x2800番地であり、大 きさが1024バイトの記憶素子が作成されるとする。 そして、このmemory3がマウス操作によって、先 頭アドレスが0x1800番地へ移動されると、mem 35 oгy3の表示に必要なデータが、抽出部101に保持 され、画面上は図6のように表示される。ここで、ピッ トデータ記憶部102のアドレス0x2800番地から 0 x 2 b f f 番地のメモリ領域は0へ更新される。そし て、マウス操作によって移動された後のアドレス等のデ 40 ータが抽出部101へ入力されると、抽出部101は、 記憶素子がメモリかレジスタであるかを抽出する(ステ ップS100)。この場合、名称がmemory3とい う記憶素子は、種別がメモリであるので、抽出部101 は、先頭アドレスを読み込み(ステップS101)、次 45 いで、メモリサイズを読み込み(ステップS102)、 そして、読み込んだデータをアドレス競合検出部103

【0044】アドレス競合検出部103は、抽出部10 1から出力されたデータに基づいて、アドレスが競合し 50 ているか否かを検出する。すなわち、抽出部101から

へ出力する。

出力されたアドレスおよびメモリのサイズに対し、ビットデータ記憶部102に格納されているアドレス情報において1が記憶されているか否かを検出する(ステップS103)。この場合、ビットデータ記憶部102のアドレス0x1800番地からアドレス0x1bff番地は、全て1であり、既にmemory2へ割り当てられていることが記憶されている。これにより、アドレス競合検出部103は、アドレスが重複すると判断し、ユーザへ警告する(ステップS108)。なお、memory3のアドレス変更は、マウス操作でなく、キーボード入力によって行う場合も同様に処理される。また、もととアドレスが重複するようなバスインタフェース記述を入力した場合も同様の処理により警告を行うことができる。

【0045】図11は、この発明の第二の実施形態によ 15 るバスインタフェース回路作成装置200を適用したシステムの概略プロック図である。このバスインタフェース回路作成装置200へ入力されるバスインタフェース記述20の一例を図12に示す。この図において、memory1、memory2、FF1、FF2に対する 20 読み出しグローバルアドレスと書き込みグローバルアドレスが表記されており、さらに、読み出しグローバルアドレスが表記されており、さらに、読み出しグローバルアドレスと書き込みグローバルアドレスは、ビット単位で分割されている。なお、この図において、アドレスの表記部が斜線の箇所については、使用されないことを表わ 25 す。

【0046】201は、CPUが記憶素子に対し指示する読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを比較するRWアドレス比較部である。202は、グローバルアドレスがピット単、30位で別アドレスになっているか否かを判断する判断部である。203は、RWアドレス比較部201の比較結果と判断部202の判断結果に基づいて、Enable信号生成回路と、アドレス変換回路を生成し、バスインタフェース回路21を出力する回路生成部である(詳細は35後述する)。

【0047】次に、上述の構成による装置の動作について、図13のフローチャートを用いて説明する。まず、図12におけるmemory1のバスインタフェース記述が入力されると(ステップS201)、RWアドレス比較部201は、読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを検出する(ステップS202)。読み出しグローバルアドレスと書き込みグローバルアドレスが一致している場合、判断部202は、読み出しグローバルアドレスと書き込みグローバルアドレスがそれぞれビット単位で別アドレスになっているか否かを判断する(ステップS203)。このmemory1は、読み出しグローバルアドレスが一致しており、さらに、読み出しグローバルアドレスを書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレ

スはビット単位においてもアドレスが一致している。従って、この判断結果に基づき、回路生成部203は、CPUからの読み出し時と書き込み時とで共通のアドレスデコーダを作成する(ステップS204)。

05 【0048】次に、memory2のバスインタフェース記述が入力されると(ステップS201)、RWアドレス比較部201は、読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを検出する(ステップS202)。読み出しグローバルアドレ

10 スと書き込みグローバルアドレスが一致していない場合、判断部202は、読み出しグローバルアドレスと書き込みグローバルアドレスがそれぞれビット単位で別アドレスになっているか否かを判断する(ステップS206)。このmemory2の場合、読み出しグローバル

アドレスと書き込みグローバルアドレスが異なっており、読み出しグローバルアドレスと書き込みグローバルアドレスはどのビットにおいても、アドレスが一致している。従って、この判断結果に基づき、回路生成部203は、読み出しグローバルアドレスと書き込みグローバルアドレスについて別々にアドレスデコーダを作成する

(ステップS207)。

【0049】次に、FF1のバスインタフェース記述が 入力されると(ステップS201)、RWアドレス比較 部201は、読み出しグローバルアドレスと書き込みグ 25 ローバルアドレスが一致しているか否かを検出する (ス テップS202)。読み出しグローバルアドレスと書き 込みグローバルアドレスが一致していない場合、判断部 202は、読み出しグローバルアドレスあるいは書き込 みグローバルアドレスにおいてビット単位で別アドレス になっているか否かを判断する(ステップS206)。 このFF1の場合、読み出しグローバルアドレスと書き 込みグローバルアドレスが異なっており、さらに、読み 出しグローバルアドレスと書き込みグローバルアドレス とのいずれにおいてもピット単位で、別アドレスになっ ている。従って、この判断結果に基づき、回路生成部2 03は、読み出しグローバルアドレスと書き込みグロー バルアドレスとについて別々にアドレスデコーダを作成 し、さらに、読み出しグローバルアドレスと書き込みグ ローバルアドレスとのピット単位で別々にアドレスデコ

【0050】次に、FF2のバスインタフェース記述が入力されると(ステップS201)、RWアドレス比較部201は、読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かを検出する(ス5 テップS202)。読み出しグローバルアドレスと書き込みグローバルアドレスが一致していない場合、判断部202は、読み出しグローバルアドレスと書き込みグローバルアドレスとにおいてビット単位で別アドレスになっているか否かを判断する(ステップS206)。この50 FF2の場合、読み出しグローバルアドレスしかなく、

40 ーダを作成する (ステップS208)。

特開2001-117855

さらに、読み出しグローバルアドレスは特定のビットにおいてのみ、アドレスが定義されている。従って、この判断結果に基づき、回路生成部203は、読み出しグローバルアドレスについてアドレスデコーダを作成する(ステップS208)。

【0051】次に、回路生成部203から出力されるバ スインタフェース回路を図14および図15に示す。図 14は、memory1とmemory2のパスインタ フェース回路を示すブロック図である。バス210は、 マスターとなるCPUに対し接続されている。そして、 memory1 (符号(G))、memory2 (符号 (H))が、それぞれ上述の動作によって出力されたバ スインタフェース回路を介してバス210へ接続されて いる。memory1 (符号(G))のA (アドレス) 端子は、バス210のaddr (アドレス)端子から出 力されるアドレス0x1000番地~0x13ff番地 を、0x000~0x3ffへ変換するアドレス変換回 路G1の出力端子に接続される。また、バス210のa ddr (アドレス) 端子は、バス210から出力される アドレスが0x1000番地~0x13ff番地の場合 にアクティブ信号"1"を出力するEnable信号生 成回路G2と前記アドレス変換回路G1とに接続され る。そして、バス210から出力されるR/Wバー信号 が"1"すなわち、読み出しの場合には、前述のEna ble信号生成回路の出力信号は、memory1 (符 号(G))のOE(アウトプットイネーブル)端子に入 カされ、R/Wバー信号が"0"、すなわち書き込みの 場合には、memoryl (符号(G))のWE(ライ トイネーブル)端子に入力される。さらに、バス210 のdata (データ) 端子は、memory 1 (符号 (G)) のD(データ)端子に接続される。

【0052】次に、memory2(符号(H))につ

(H)) のOE (アウトプットイネーブル) 端子が選択され、Enable信号生成回路H1の出力信号が入力される。R/Wバー信号が"0" すなわち書き込みの場合は、memory2(符号 (H))のWE(ライトイネーブル)端子が選択され、Enable信号生成回路 H2の出力信号が入力される。

わち読み出しの場合には、memory2(符号

【0053】また、バス210のaddr (アドレス) 端子には、バス210のaddr (アドレス) 端子から

出力されるアドレス0x1500番地~0x1cff番 地を、0x000~0x7ffへ変換するアドレス変換 回路H3と、バス210のaddr (アドレス)端子か ら出力されるアドレス0x1400番地~0x1bff 05 番地を、0 x 0 0 0 ~ 0 x 7 f f へ変換するアドレス変 換回路H4が接続されている。アドレス変換回路H3と アドレス変換回路H4の出力端子は、それぞれ多ピット セレクタH5の入力端子へ接続されている。また、バス 210から出力されるR/Wバー信号が、多ピットセレ 10 クタH5のセレクト端子へ入力されることによって、読 み出しの場合、アドレス変換回路H3の出力信号が多ピ ットセレクタH5によって選択され、memory2 (符号(H))のA(アドレス)端子へ入力される。ま た、書き込みの場合、アドレス変換回路H4の出力信号 15 が多ピットセレクタH5によって選択され、memor y 2 (符号(H)) のA (アドレス) 端子へ入力され る。さらに、バス210のdata(データ)端子は、 memory2 (符号(H))のD(データ)端子に接 続される。

【0054】図15は、FF1とFF2のバスインタフ ェース回路を示すブロック図である。バス210に対 し、FF1 (bit0~3) (符号(I))、FF1 (bit5~7) (符号(J))、FF2(符号 (K))が、それぞれ上述の動作によって出力されたバ 25 スインタフェース回路を介してバス210へ接続されて いる。FF1 (bit0~3) (符号(I)) のD (デ ータ)端子は、バス210のdata端子へ接続され、 第0~第3ビットに対応するデータが入出力される。ま た、バス210のaddr (アドレス) 端子には、バス 30 210から出力されるアドレスが0x1410番地の場 合にアクティブ信号"1"を出力するEnable信号 生成回路I1と、パス210から出力されるアドレスが 0x1412番地の場合にアクティブ信号"1"を出力 するEnable信号生成回路I2が接続される。そし 35 て、バス210から出力されるR/Wバー信号が"1" すなわち読み出しの場合、FF1 (bit0~3) (符 号(I))のOE(アウトプットイネーブル)端子が選 択され、Enable信号生成回路I1の出力信号が入 力される。R/Wバー信号が"O"すなわち書き込みの .40 場合、FF1 (bit0~3) (符号(I))のWE (ライトイネーブル) 端子が選択され、Enable信 号生成回路 I 2 の出力信号が入力される。

【0055】FF1(bit5~7)(符号(J))の D(データ)端子は、パス210のdata端子へ接続 45 され、第5~第7ピットに対応するデータが入出力され る。また、パス210のaddr(アドレス)端子に は、パス210から出力されるアドレスが0x1411 番地の場合にアクティブ信号"1"を出力するEnab le信号生成回路J1と、パス10から出力されるアド レスが0x1412番地の場合にアクティブ信号"1"

を出力するEnable信号生成回路J2が接続される。そして、バス210から出力されるR/Wバー信号が"1"すなわち読み出しの場合、FF1(bit5~7)(符号(J))のOE(アウトプットイネーブル)端子が選択され、Enable信号生成回路J1の出力信号が入力される。R/Wバー信号が"0"すなわち書き込みの場合、FF1(bit5~7)(符号(J))のWE(ライトイネーブル)端子が選択され、Enable信号生成回路J2の出力信号が入力される。

【0056】FF2(bit4)(符号(K))のD(データ)端子は、バス210のdata端子へ接続され、第4ビットに対応するデータが入出力される。また、バス210のaddr(アドレス)端子には、バス210から出力されるアドレスが0x1411番地の場合にアクティブ信号"1"を出力するEnable信号生成回路K1が接続される。そして、バス210から出力されるR/Wバー信号が"1"すなわち読み出しの場合、FF2(bit4)(符号(K))のOE(アウトプットイネーブル)端子が選択され、Enable信号生成回路K1の出力信号が入力される。FF2(bit4)(符号(K))のWE(ライトイネーブル)端子は、グランド端子へ接続される。

【0057】次に、本発明の第三の実施形態によるEn able信号生成回路の面積最適化について図面を参照 して説明する。図16は、本発明によるEnable信 号生成回路の面積最適化を説明するための概略プロック 図であり、生成されたバスインタフェース回路を修正す るために、図1の出力部や図11の回路生成部に図16 に示すアドレス抽出部、アドレス判定部、および共通回 路生成部からなるブロックが備えられる。この図におい て、280は、共通化を行うEnable信号生成回路 の各先頭アドレス、または各先頭アドレスと最終アドレ スを抽出するアドレス抽出部である。281は、アドレ ス抽出部が抽出したアドレスについて上位桁から順にア ドレスが一致するか否かを比較判定して、上位桁から連 続して一致する上位桁数を決定するアドレス判定部であ る。282は、アドレス判定部が比較判定した結果に基 づいてEnable信号生成回路の共通回路を生成する 共通回路生成部である。

【0058】上記の構成における動作について図17のフローチャートを用いて説明する。面積最適化の一例として、図14のmemory2(符号(H))のEnable信号生成回路H1とEnable信号生成回路H2を最適化する場合について説明する。まず、アドレス抽出部280は、Enable信号生成回路H1とEnable信号生成回路H2の4つのアドレスの値を抽出する(ステップS250)。ここで、アドレス抽出部280は、Enable信号生成回路H1のアドレス範囲が0x1500番地から0x1cff番地であるので、1500と1cffの値を抽出する。また、アドレス抽

出部 280 は、Enable 信号生成回路 H2 のアドレス範囲が 0×1400 番地から $0 \times 1b$ f f 番地であるので、1400 と 1b f f の値を抽出する。

【0.059】次に、アドレス判定部281は、アドレス 05 抽出部が抽出したアドレスに基づいて、4つの値の上位 から順に値が一致するか否かを判定する (ステップS2 51)。この場合、抽出された4つの値のうち、上位1 桁目がすべて1であり、一致している。次に、上位2桁 目は、それぞれ5、c、4、bであり異なるので、上位 10 1 桁目について共通回路を生成する(ステップS 2 5 2)。そして、共通回路生成部282が生成し、出力す る回路を図18 (b) に示す。バス210のaddr (アドレス)端子には、バス210から出力されるアド レスの下位3桁が0x500から0xcffの場合にア 15 クティブ信号"1"を出力するEnable信号生成回 路H10と、バス210から出力されるアドレスの上位 1桁が0×1の場合にアクティブ信号"1"を出力する Enable信号生成回路H11と、バス210から出 力されるアドレスの下位3桁が0x400から0xbf f の場合にアクティブ信号"1"を出力するEnabl e信号生成回路H12が接続されている。

の出力とEnable信号生成回路H11の出力がAND回路220へ入力され、このAND回路220の出力端子がmemory2(符号(H))のOE(アウトプットイネーブル)端子へ接続される。また、Enable信号生成回路H11の出力とEnable信号生成回路H12の出力がAND回路221へ入力され、このAND回路221の出力端子がmemory2(符号(H))のWE(ライトイネーブル)端子へ接続され


【0060】そして、Enable信号生成回路H10

(A) がいた (フィトイネーノル) 端子へ接続される。この結果得られる図18 (b) のアドレスデコーダ 部は、共通化する前の図18 (a) に比べて簡略化され、その回路が占める面積も削減できる。

【0061】次に、図15の回路を共通化した場合の回35 路図を図19に示す。これは、図15におけるEnable信号生成回路J2が、ともに0x1412番地のアドレスが入力された場合にアクティブ信号"1"を出力することに基づいて共通化されている。また、図15におけるEnable信40号生成回路J1とEnable信号生成回路K1が、ともに0x1411番地のアドレスが入力された場合にアクティブ信号"1"を出力することに基づいて共通化されている。

【0062】この図19のFF1 (bit5~7) (符45号(J))に接続されるEnable信号生成回路J1とEnable信号生成回路J2について、さらに上述の手順と同様にEnable信号生成回路の面積最適化を行った場合の回路図を図20の(b)に示す。

【0063】この図20(b)において、バス210の 50 addr(アドレス)端子には、バス210から出力さ



特開2001-117855

れるアドレスの下位1桁が0×1の場合にアクティブ信 号"1"を出力するEnable信号生成回路J10 と、バス210から出力されるアドレスの上位3桁が0 x 1 4 1 の場合にアクティブ信号"1"を出力するEn able信号生成回路」11と、バス210から出力さ れるアドレスの下位1桁が0x2の場合にアクティブ信 号"1"を出力するEnable信号生成回路J12が 接続されている。

【0064】そして、Enable信号生成回路J10 の出力とEnable信号生成回路J11の出力がAN D回路230へ入力され、このAND回路230の出力 端子がFF1 (bit5~7) (符号(J))のOE (アウトプットイネーブル) 端子へ接続される。また、 Enable信号生成回路J11の出力とEnable 信号生成回路J12の出力がAND回路231へ入力さ れ、このAND回路231の出力端子がFF1(bit 5~7) (符号(J)) のWE (ライトイネーブル) 端 子へ接続される。

【0065】なお、上述の説明では、各アドレスを16 進単位に着目し、Enable信号生成回路の面積最適 化を行ったが、16進単位ではなく、2進単位で行って もよい。

【0066】図21は、この発明の第四の実施形態によ るバスインタフェース回路作成装置300を適用したシ ステムの概略ブロック図である。301は、入力される バスインタフェース記述から記憶素子に対する先頭グロ ーバルアドレスとアドレス範囲やバスのアドレス幅を抽 出する抽出部である。302は、抽出部301が抽出し たアドレス範囲を指定可能な最小のアドレス線の本数n を計算する演算部である。303は、メモリの先頭アド レスの下位 n ビットがすべて 0 であるか否かを検出する チェッカー部である。304は、下位 n ビットの中に、 1が存在する場合に、ユーザへ警告を行う警告部であ る。

0001 0100 0000 0000 … (符号(7))

である。従って、チェッカー部は、2進数(符号 (7)) の下位10ピットが全て0であると検出し(ス テップS305)、検出結果を回路生成部305へ出力 する。

【0071】次に、回路生成部305は、チェッカー部 から検出結果が入力されると、図23に示す回路を生成 する。まず、パス310の16ビットのアドレス信号線 のうち、下位10ピットがmemoryl(符号

(a)) のアドレス入力端子に接続される。そして、バ ス310のアドレス信号線のうち残りの上位6ピットの アドレスと記憶素子の先頭アドレスの上位6ピットとを 比較して一致した場合に"1"を出力するEnable 信号生成回路を生成する。この場合、上位6ピットは0 001 01であるので、上位6ビットと記憶素子の先 頭アドレスの上位6ビットである0×05を比較し、一

【0067】305は、チェッカー部の検出結果におい てメモリの先頭アドレスの下位 n ピットがすべて 0 であ った場合に、前記グローバルアドレスの下位 n ピットを 前記記憶素子のアドレス入力とし、前記グローバルアド 05 レスの下位 n ビット以外のアドレス値を利用して、En able信号回路を生成し、バスインタフェース回路3 1を出力する回路生成部である。

【0068】次に、上述の構成による装置の動作につい て図22のフローチャートを用いて説明する。ここで、 10 バス側のアドレス信号線は、16ビットあるものとす る。まず、名称がmemory1であり、先頭グローバ ルアドレスが0x1400番地であり、アドレス範囲が 0x1400番地から0x17ff番地である記憶素子 についてバスインタフェース記述30が入力された場合 15 について説明する。


【0069】まず、パスインタフェース記述30が入力 されると(ステップS301)、抽出部301は、入力 されたバスインタフェース記述30から、記憶素子の先 頭アドレスと、メモリサイズを抽出し(ステップS30 20 2)、演算部302へ出力する。次に、演算部302 は、抽出部301が抽出したメモリのサイズから最小の アドレス線本数 n を求める(ステップS303)。この 場合、メモリのサイズは1024バイトであり、先頭ア ドレスは0x1400番地である。次に、演算部302 25 は、1024バイトというメモリサイズから、最小のア ドレス線の本数を求める。メモリのサイズが1024バ イトであるので、2のn乗=1024の式に基づいて、 n=10 (本) が算出される。演算部302によって算 出された最小のアドレス線nの値10に基づき、チェッ 30 カー部は、先頭アドレス 0 x 1 4 0 0 番地の下位 1 0 ピ ットがすべて0であるか否かを検出する(ステップS3 04).

【0070】先頭アドレス0x1400番地を2進数で 表わすと、

致した場合にEnable信号を出力する回路が生成さ れる。バス310から出力されるR/Wバー信号が

"1"すなわち読み出しの場合にmemory1 (符号 (a)) のOE (アウトプットイネーブル) 端子が選択 40 され、R/Wバー信号が"O"すなわち書き込みの場合 にmemory1 (符号(a))のWE (ライトイネー ブル)端子が選択され、前述のEnable信号生成回 路の出力信号が入力される。

【0072】このように、回路生成部305が、チェッ 45 カー部での判定結果に応じて、パスからのアドレス信号 の上位6ビットからEnable信号生成回路を作成す るため、Enable信号生成回路は、図23に示すよ うに、比較器1つで構成することができる。さらに、ア ドレス変換回路は生成しないため、より面積の小さなバ 50 スインタフェース回路を生成できる。



である。従って、チェッカー部は、2進数(符号(8))の下位10ビットに1が存在する事を検出し(ステップS305)、ユーザへ警告を発する(ステップS307)。

0001 0100 0000

【0075】図23に示すバスインタフェース回路と対比するため、memory2について作成されるバスインタフェース回路を図24に示す。この図では、Enable信号生成回路では、グローバルアドレスと0x1401を比較する比較器bと、グローバルアドレスと0x1800を比較する比較器cの2つの比較器が必要となる。さらに、アドレス変換のために、減算器dが必要になる。従って、図23に比べ、非常に大きな回路構成となる。この発明により、図24に示す大きな回路構成となる場合には警告を発することができるため、バスインタフェース回路の面積が不用意に大きくなることを防ぐことが可能である。

【0076】また、以上説明したバスインタフェース回路作成装置の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより施工管理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。

【0077】また、「コンピュータ読み取り可能な記録媒体」とは、フロッピーディスク、光磁気ディスク、ROM、CD=ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インタネット等のネットワークや電話回線等の通信回線を介してプログラムを送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、このプログラムを記憶装置などに格納したコンピュータ

合、メモリのサイズは、1024バイトであり、先頭アドレスは0×1401番地である。次に、演算部302は、1024バイトというメモリサイズから、最小のアドレス線の本数を求める。メモリのサイズが1024バ05 イトであるので、2のn乗=1024という式に基づき、n=10(本)が算出される。演算部302によって算出された最小のアドレス線の本数nの値10に基づき、チェッカー部は、先頭アドレス0×1401番地の下位10ピットがすべて0であるか否かを検出する(ス10 テップS304)。先頭アドレス0×1401番地を2進数で表わすと、

0001 … (符号(8))

システムから伝送媒体を介して、あるいは、伝送媒体中 15 の伝送波により他のコンピュータシステムに伝送されて もよい。ここで、プログラムを伝送する「伝送媒体」は、 インターネット等のネットワーク (通信網) や電話回線 などの通信回線 (通信線) のように情報を伝送する機能 を有する媒体のことをいう。


20 【0078】また、上述のプログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。

25 また、CPUは、ダイレクトメモリアクセスコントローラのようにスレーブのハードウェアを能率的に制御できる機能を有するハードウェアであればよい。

【0079】以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限ら 30 れるものではなく、この発明の要旨を逸脱しない範囲の 設計等も含まれる。

[0080]

【発明の効果】以上説明したように、この発明によれ ば、入力されるバスインタフェース記述から、記憶素子 35 のアドレスに関するデータを抽出部によって抽出し、抽 出部が抽出したデータに基づいて前記記憶素子が割り当 てられたアドレスをビットデータ記憶部へ記憶し、抽出 部が抽出したデータのアドレスがピットデータ記憶部の アドレスと重複しているか否かをアドレス競合検出部に 40 よって検出するようにしたので、中央処理装置から読み **書きされる記憶素子のアドレスの競合を来すことなく、** パスインタフェースの設計を行うことができる。また、 操作ミスなどによってアドレス競合が発生した場合は、 ユーザへ警告することによって競合を防止することがで 45 きる。これらは、新規設計時、ペースアドレス変更時、 メモリサイズ変更時等においても、同様に効果が得られ る。さらに、この発明によれば、抽出部が抽出したアド レスに基づき、GUI (Graphical User Interface)を用いてディスプレイ等の画面 50 上ですることにより、ディスプレイ等で、視覚的にアド





レスの配置状況を容易に把握することができる。

【0081】請求項2記載の発明によれば、入力される バスインタフェース記述に基づき、記憶素子に対し中央 処理装置が指示する読み出しグローバルアドレスと書き 込みグローバルアドレスが一致しているか否かをRWア ドレス比較部によって比較し、入力されるバスインタフ ェース記述に基づき、読み出しグローバルアドレス、あ るいは書き込みグローバルアドレスがピット単位で別ア ドレスになっているか否かを判断部によって判断し、読 み出しグローバルアドレスと書き込みグローバルアドレ スが一致し、グローバルアドレスがピット単位で別アド レスの場合に、該グローバルアドレスが指定された際に アクティブとなるセレクト信号を生成し、更に該グロー バルアドレスを該記憶素子のローカルアドレスに変換す る回路を回路生成部によって各アドレス毎に生成するよ うにしたので、中央処理装置から読み出しグローバルア ドレスと書き込みグローバルアドレスが一致するビット 単位ごとにグローバルアドレスを配置できる効果があ る。

【0082】請求項3記載の発明によれば、入力される バスインタフェース記述に基づき、記憶素子に対して割 り当てられた読み出しグローバルアドレスと書き込みグ ローバルアドレスが一致しているか否かをRWアドレス 比較部によって比較し、入力されるパスインタフェース 記述に基づき、読み出しグローバルアドレスあるいは書 き込みグローバルアドレスがビット単位で別アドレスに なっているか否かを判断部によって判断し、読み出しグ ローバルアドレスと書き込みグローバルアドレスが別ア ドレスであり、読み出しグローバルアドレスと書き込み グローバルアドレスがいずれのビットにおいてもアドレ ス一致している場合に、該グローバルアドレスが指定さ れた際にアクティブとなるセレクト信号を生成し、更に グローバルアドレスを記憶素子のローカルアドレスに変 換する回路を読み出しグローバルアドレスと書き込みグ ローバルアドレス毎に回路生成部によって生成したの で、中央処理装置から読み出しを行う場合と、書き込み を行う場合とで異なるアドレスを配置することができる 効果が得られる。


【0083】請求項4記載の発明によれば、入力されるパスインタフェース記述に基づき、記憶素子に対して割り当てられた読み出しグローバルアドレスと書き込みグローバルアドレスが一致しているか否かをRWアドレス比較部によって比較し、入力されるパスインタフェース記述に基づき、読み出しグローバルアドレスあるいは書き込みグローバルアドレスと書き込みグローバルアドレスと割き込みグローバルアドレスと割き込みグローバルアドレスを割き込みグローバルアドレスの少なくともいずれかがピット単位で別アドレスである場合に、ビット単位で別アドレ

スであるいずれかのグローバルアドレスが指定された際にアクティブとなるセレクト信号を生成し、更に該グローバルアドレスを該記憶素子のローカルアドレスに変換する回路を読み出しグローバルアドレスと書き込みグローバルアドレス毎に生成し、さらに、グローバルアドレスを記憶素子のローカルアドレスに変換する回路を読み出しグローバルアドレスと書き込みグローバルアドレスと書き込みグローバルアドレスのピット毎に回路生成部によって回路を生成したので、中央処理装置から読み出しと書き込みで別アドレスに配置し、書き込み時において、ピット単位で別のアドレスに配置し、書き込み時において、ピット単位で別のアドレスに配置することができる。これにより、バスインタフェース回路を作成することができる効果が得られる。

【0084】請求項5記載の発明によれば、請求項2ないし請求項4記載の発明においてさらに、生成されたセレクト信号のグローバルアドレスに関するデータをアドレス抽出部によって抽出し、アドレス抽出部が抽出したで一夕に基づいて、アドレス判定部によって読み出しグローバルアドレスと書き込みグローバルアドレスとをn進表現して、上位桁から順に比較判定して、上位桁から連続して一致する上位桁の数を決定し、アドレス判定部で決定した一致する上位桁の数に対応したセレクト信号の共通回路を生成するようにしたので、バスインタフェース回路の面積を最適化することができる。これにより、バスインタフェース回路を構成するハードウェアの面積を小さくすることができる効果が得られる。

【0085】請求項6記載の発明によれば、入力される 30 パスインタフェース記述から前記記憶素子に対する先頭 グローバルアドレスとアドレス範囲を抽出部によって抽 出し、抽出部が抽出したアドレス範囲の任意のアドレス を個別に指定可能な最小のアドレス線の本数nを演算部 によって計算し、記憶素子の先頭アドレスの下位nビッ 35 トがすべて0であるか否かをチェッカー部によって検出 し、チェッカー部の検出結果が記憶素子の先頭アドレス の下位 n ビットがすべて 0 であった場合に、グローパル アドレスの下位nビットを記憶素子のアドレス入力と し、グローバルアドレスの下位 n ピット以外のアドレス 値を利用して、回路生成部によってセレクト信号を出力 40 する回路を生成するようにしたので、バスインタフェー ス回路を構成するハードウェアの面積を小さくすること ができるという効果が得られる。

【0086】請求項7記載の発明によれば、入力される バスインタフェース記述から記憶素子の先頭グローバル アドレスとアドレス範囲を抽出部によって抽出し、抽出 部が抽出したアドレス範囲に基づき、アドレス範囲の任 意にのアドレスを個別に指定可能な最小のアドレス線の 本数 n を演算部によって計算し、記憶素子の先頭アドレスの下位 n ビットがすべて 0 であるか否かをチェッカー



部によって検出し、下位 n ピットの中に、1 が存在する 場合に、警告部によって警告を行うようにしたので、バ スインタフェース回路の面積が不用意に大きくなる場合 に、ユーザへ警告することができる。また、ユーザがマ ウス操作のミス等により、誤って目標以外のアドレスに 記憶素子を配置し、バスインタフェース回路の面積が不 用意に大きくなる場合においても、ユーザへ警告するこ とができる効果がある。さらに、この発明によれば、ア ドレスマップ図等からバスインタフェース回路記述を自 動的に生成した場合、ユーザは、バスインタフェース回 路を設計することがなくなるため、指定されたアドレス 値に従って設計するとどのようなハードウェアになるか を推定せずに、機械的にアドレス値が入力されることに なるが、このような場合でも面積的にあまり好ましくな いハードウェアが生成されることを防止できる効果が得 られる。

【図面の簡単な説明】

【図1】 本発明によるバスインタフェース回路作成装置100を適用したシステムの概略プロック図である。

【図2】 抽出部101へ入力されるハードウェア記述 の一例であり、スレーブハードウェアから見た記憶素子 についての記述である。

【図3】 図2におけるハードウェア記述を画面上に表示した場合の図である。

【図4】 抽出部101へ入力されるパスインタフェース記述の一例であり、CPU側のパスインタフェースから見た記憶素子についての記述である。

【図5】 図4におけるハードウェア記述を画面上に表示した場合の図である。

【図6】 マウス操作によって記憶素子を追加した場合の図である。

【図7】 ビットデータ記憶部102の各アドレスに対する記憶状態を表わした図である。

【図8】 図1におけるパスインタフェース回路作成装置100を適用したシステムの動作を説明するフローチャートである。

【図9】 バスインタフェース回路作成装置100によって出力されるバスインタフェース回路の一例である。

【図10】 バスインタフェース回路作成装置100に よって出力されるバスインタフェース回路の一例であ る。

【図11】 本発明によるパスインタフェース回路作成 装置200を適用したシステムの概略ブロック図である。

【図12】 バスインタフェース回路作成装置200へ 入力されるバスインタフェース記述20の一例である。

【図13】 図11におけるパスインタフェース回路作成装置200を適用したシステムの動作を説明するフロ

ーチャートである。

【図14】 バスインタフェース回路作成装置200に よって出力されるバスインタフェース回路の一例であ る。

05 【図15】 バスインタフェース回路作成装置200に よって出力されるバスインタフェース回路の一例であ る。

【図16】 Enable信号生成回路の面積の最適化を説明するための概略プロック図である。

10 【図17】 Enable信号生成回路の面積の最適化 の手順について説明するためのフローチャートである。

【図18】 Enable信号生成回路の面積の最適化を行ったバスインタフェース回路を示す図である。

【図19】 図15のバスインタフェース回路の共通化 15 を行った図である。

【図20】 図19のパスインタフェース回路に対し、 面積の最適化を行った図である。

【図21】 本発明によるパスインタフェース回路作成 装置300を適用したシステムの概略プロック図であ

【図22】 図21におけるバスインタフェース回路作成装置300を適用したシステムの動作を説明するフローチャートである。

【図23】 バスインタフェース回路作成装置300に 25 よって出力されるバスインタフェース回路の一例であ

【図24】 図23のバスインタフェース回路と対比するためのバスインタフェース回路である。

【図 2 5 】 従来技術を説明するための概略ブロック図 30 である。


【図26】 従来技術を説明するための概略ブロック図である。


【符号の説明】

- 100 バスインタフェース回路作成装置
- 35 101 抽出部
 - 102 ピットデータ記憶部
 - 103 アドレス競合検出部
 - 104 出力部
 - 200 パスインタフェース回路作成装置
- 40 201 RWアドレス比較部
 - 202 判断部
 - 203 回路生成部
 - 300 パスインタフェース回路作成装置
 - 301 抽出部
- 45 302 演算部
 - 303 チェッカー部
 - 304 警告部
 - 305 回路生成部




特開2001-117855






END





【図17】

【図9】




【図21】





【図10】



0 1 1

0x1412

1x1000~0x13ff

0x1411

【図12】

読み出し グローバルアドレス

bit

memory1

memory2

FF1


FF2

0 1 2 3 4 5 8 7

0x1500~Oxlcff

0x1411

0x1410




- 20 -


書き込み グローパルアドレス

1x1400~0x1bff


【図22】




【図13】




【図14】







【図15】



【図18】




[図19]




【図20】

[図23]






【図24】




【図25】





0

【図26】



フロントページの続き

(72) 発明者 若林 一敏

東京都港区芝五丁目7番1号 日本電気株式会社内

25 (72) 発明者 丸山 勇一

神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内

Fターム(参考) 5B014 FA03 GC07 GD03 HB02 HB14